Circuíto integrado modular para la síntesis digital de señales de reloj libre de programación

Por favor, use este identificador para citar o enlazar este ítem: http://www.redicces.org.sv/jspui/handle/10972/2159

Título :	Circuíto integrado modular para la síntesis digital de señales de reloj libre de programación
Autor :	Universidad Don Bosco
Palabras clave :	Científica Circuíto Frecuencia Lenguaje HDL
Fecha de publicación :	17-mar-2015
Editorial :	Editorial Universidad Don Bosco
Descripción :	El presente artículo trata de la implementación de un circuito sintetizador de frecuencias (generador de señales de reloj) como parte de un proyecto que se lleva a cabo en Philips Semiconductores. El circuito fue implementado utilizando herramientas de diseño digital tales como Lenguaje HDL (Verilog) y Sintetizadores de Circuito (Ambit). Al final del artículo se presenta una comparación entre el sistema propuesto y las soluciones convencionales. El circuito fue implementado hasta la fase simulación pos-síntesis (específicamente Generación de Prueba y Simulación de Fallas).
URI :	http://hdl.handle.net/10972/2159
Otros identificadores :	Medrano, Guillermo Isaac. (Diciembre, 2005). Circuíto integrado modular para la síntesis digital de señales de reloj libre de programación. Científica, No. 6, p. 71-78. ISSN: 1814-6309 1814-6309 http://hdl.handle.net/123456789/1135
Aparece en las colecciones:	Revista Científica No. 06, diciembre 2005 (UDB)

Ficheros en este ítem:

Fichero	Descripción	Tamaño	Formato
5. Circuito integrado modular para la sintesis digital de senales de reloj de libre programacion.pdf		4.87 MB	Adobe PDF	Visualizar/Abrir

Bienvenidos al Repositorio Digital de Ciencia y Cultura de El Salvador REDICCES